本の検索
本
ドネーション
サインイン
サインイン
より多くの機能を利用するために
個人的なおすすめ
テレグラムボット
ダウンロード履歴
メールまたはKindleに送信する
ブックリストの管理
お気に入りに保存
個人用
本のリクエスト
探索
Z-おすすめ
ブックリスト
一番人気本
カテゴリー
貢献
ドネーション
アップロード
Litera Library
紙の本を寄付する
紙の本を追加する
Search paper books
私のLitera Point
キーワード検索
Main
キーワード検索
search
1
Open verification methodology cookbook
Springer-Verlag New York
Mark Glasser (auth.)
function
components
figure
testbench
component
driver
transaction
task
endfunction
factory
virtual
configuration
slave
fpu
ovm
sequences
analysis
port
hfpb
functions
verification
interfaces
response
coverage
void
transactions
testbenches
consumer
contains
stimulus
memory
ports
protocol
producer
input
sequencer
endclass
monitor
parameters
derived
ovm_component
reference
systemverilog
transport
fifo
items
parent
hierarchy
top.sv
parameterized
年:
2009
言語:
english
ファイル:
PDF, 2.62 MB
あなたのタグ:
0
/
0
english, 2009
2
Metody numeryczne w C++
Uniwersytet Marii Curie-Skłodowskiej w Lublinie
Paweł Mikołajczak
,
Marcin Ważny
std
funkcji
metody
wartości
wartość
równania
liczb
funkcja
cout
równań
liczby
rysunek
punktów
punktu
carlo
endl
pseudolosowych
listing
rozwiązanie
przedziale
algorytm
równanie
punkt
układ
funkcję
listingu
rand
data_size
metod
metodą
współrzędnych
całki
całkowania
verleta
unsigned
pomocą
postać
interpolacja
generator
postaci
prostej
punkty
rozkładzie
numeryczne
typu
const
p2y
p2x
generatora
programu
年:
2012
言語:
polish
ファイル:
PDF, 1.36 MB
あなたのタグ:
0
/
3.0
polish, 2012
3
Springer-Verlag Creating Assertion-Based IP
Harry D. Foster
,
Adam C. Krolnik
assertion
verification
figure
components
error
assertions
input
analysis
assert
controller
posedge
monitor
coverage
port
endproperty
testbench
transaction
memory
function
systemverilog
status_ap.write
module
disable
component
endfunction
gnt
packet
arbiter
monitor_mp.clk
client
clk
asserted
req
cycle
queue
signals
transfer
demonstrates
idle
priority
void
slave
clock
signal
interfaces
reset
grant
rst
illustrates
ovm
年:
2007
言語:
english
ファイル:
PDF, 1.30 MB
あなたのタグ:
0
/
0
english, 2007
4
Creating Assertion-Based IP
Springer
Harry D. Foster
,
Adam C. Krolnik
assertion
verification
figure
components
error
assertions
input
analysis
assert
controller
posedge
monitor
coverage
port
endproperty
testbench
transaction
memory
function
systemverilog
status_ap.write
module
disable
component
endfunction
gnt
packet
arbiter
monitor_mp.clk
client
clk
asserted
req
cycle
queue
signals
transfer
demonstrates
idle
priority
void
slave
clock
signal
interfaces
reset
grant
rst
illustrates
ovm
年:
2008
言語:
english
ファイル:
PDF, 1.79 MB
あなたのタグ:
0
/
0
english, 2008
1
このリンク
にアクセスするか、またはTelegramで「@BotFather」というボットを探してください。
2
「/newbot」というコマンドを送信してください。
3
チャットボットの名前を指定してください。
4
ボットのユーザー名を選んでください。
5
BotFatherから最後のメッセージをコピーして、ここに貼り付けてください。
×
×